

PRESTAZIONI
del processore *RISC V* pipeline
senza e con memoria cache

Prestazioni del processore GENERICO (P&H – 1.6)

Definizioni dei parametri di prestazione fondamentali del processore:

sia P una prova, ossia un programma da eseguire che in generale contiene cicli

$T(P)$ = tempo di *CPU* consumato per eseguire la prova P

$cicli(P)$ = numero di cicli di clock di CPU consumati per eseguire la prova P

CK = periodo di clock del processore

$FREQ$ = frequenza di clock del processore = $1 / CK$

La relazione fondamentale tra i parametri del processore è la seguente:

$$T(P) = cicli(P) \times CK = cicli(P) / FREQ$$

Esempio: dato il tempo misurato $T(P)$ e nota la frequenza di clock $FREQ$, determina il numero di cicli di clock $cicli(P)$ necessari all'esecuzione di P

$$T(P) = 10 \text{ s} \qquad FREQ = 2 \text{ GHz} = 2 \times 10^9 \text{ Hz}$$

$$\Rightarrow cicli(P) = 10 \times 2 \times 10^9 = 20 \times 10^9 = 20 \text{ miliardi di cicli}$$

Parametri delle ISTRUZIONI macchina (P&H – 1.6)

Definizioni dei parametri relativi alle istruzioni macchina:

$NI(P)$ = numero di istruzioni eseguite durante la prova P

nota bene: contano anche le ripetizioni delle istruzioni nei cicli !

$CPI(P)$ = cicli di clock per istruzione

$$= \text{cicli}(P) / NI(P)$$

cioè il valore medio su tutte le istruzioni eseguite durante la prova P

o equivalentemente

$$\text{cicli}(P) = NI(P) \times CPI(P)$$

Tempo di esecuzione in funzione delle istruzioni macchina:

$$T(P) = NI(P) \times CPI(P) / \text{FREQ}$$

Prestazioni del processore PIPELINE (P&H – 4.5)

In una pipeline senza stalli di alcun tipo, si ha sempre $CPI(P) = 1$.

Se la pipeline presenta stalli introdotti per risolvere conflitti, si ha:

$stalli(P)$ = numero di cicli di stallo durante la prova P

$cicli(P)$ = $NI(P) + stalli(P) + 4 \approx NI(P) + stalli(P)$

dato che per grandi numeri il termine costante 4 è trascurabile.

Pertanto si ricava il parametro CPI in funzione di istruzioni e stalli, così:

$$CPI(P) = cicli(P) / NI(P) \approx (NI(P) + stalli(P)) / NI(P)$$

E come prima si ricava $T(P)$, ma comprendendo in CPI anche gli stalli:

$$T(P) = (NI(P) \times CPI(P)) / FREQ$$

Prestazioni di PIPELINE con CACHE (P&H – 5.4)

Se la memoria cache è ideale ossia NON ha eventi di *MISS*, allora essa non influisce sulle prestazioni del processore (di qualunque tipo).

Se la memoria cache è reale ossia ha eventi di *MISS*, allora la pipeline va stallata per un numero di cicli di clock pari al tempo per gestire i *MISS*.

Il numero di stalli di pipeline causati dalla memoria cache è definito così:

$stalliM(P)$ = numero di stalli causati dalla memoria cache durante la prova P

Pertanto, con cache il tempo di esecuzione della prova P si esprime così:

$$T(P) = (cicli(P) + stalliM(P)) / FREQ$$

Nota: $cicli(P)$ potrebbe già comprendere gli stalli di pipeline introdotti per risolvere i vari tipi di conflitto (dati e controllo), come visto prima.

Parametri della memoria CACHE (P&H – 5.4)

Definizioni dei parametri relativi alla memoria cache:

HIT rate = h frequenza di eventi di *HIT*

se necessario, si divide il parametro h in hI e hD per distinguere tra Istruzioni e Dati *

HIT time tempo di accesso a una parola in *memoria cache*

MISS rate = $m = 1 - h$ frequenza di eventi di *MISS*

idem se necessario, si divide il parametro m in mI e mD *

MISS penalty = M tempo di caricamento del blocco da *m. centrale* a *m. cache*

Di solito la *MISS penalty* M è espressa in numero di cicli di clock (altrimenti la si esprime in s o in ns).

* Ovviamente valgono le relazioni $hI + hD = h$ e $mI + mD = m$.

Calcolo degli stalli di CACHE (P&H – 5.4)

La *MISS penalty* M è calcolabile così (di solito in numero di cicli di clock):

$$M = \text{dimensione del blocco (in parole)} \times \text{tempo di accesso a una parola in } \textit{memoria centrale}$$

Gli stalli di memoria cache sono quantificabili nel modo seguente:

$$\begin{aligned} \textit{stalli}M(P) &= \text{numero di stalli causati dalla memoria cache} \\ &= \text{stalli in lettura} + \text{stalli in scrittura} \end{aligned}$$

Si fa l'ipotesi che le *MISS penalty* in lettura e scrittura siano identiche (ossia si suppone di applicare la politica di *write through*), pertanto si ha:

$$\textit{stalli}M(P) = m \times \text{numero di accessi alla memoria } (P) \times M$$

Esempio di prestazioni di PIPELINE con CACHE

Parametri di processore, di istruzione e di memoria cache noti:

CPI di pipeline inclusi stalli di conflitto esclusi stalli di memoria = 2 cicli

percentuale di istruzioni lw e sw durante la prova = 36 % = 0,36

$mI = 2 \% = 0,02$

$mD = 4 \% = 0,04$

$M = 100$ cicli

Determina il CPI con memoria cache reale (ossia con eventi di *MISS*):

cicli per miss in cache Istruzioni = $0,02 \times NI \times 100 = 2 \times NI$

cicli per miss in cache Dati = $0,04 \times (0,36 \times NI) \times 100 = 1,44 \times NI$

cicli per miss totali = $3,44 \times NI$

CPI inclusi anche stalli di memoria = $2 + 3,44 = 5,44$ cicli

Confronta i CPI con cache reale e ideale (ossia senza eventi di *MISS*):

CPI cache reale / CPI cache ideale = $(2 + 3,44) / 2 = 2,72$

tempo speso in stalli di memoria = $3,44 / 5,44 = 0,63 = 63 \%$

Ora accelera la pipeline (ottimizza la pipeline ed elimina tutti i conflitti):

il CPI con esclusi gli stalli di memoria cala a 1, pertanto si ha

CPI inclusi anche stalli di memoria = $1 + 3,44 = 4,44$ cicli

CPI cache reale / CPI cache ideale = $(1 + 3,44) / 1 = 4,44$

tempo speso in stalli di memoria = $3,44 / 4,44 = 0,77 = 77 \%$

Tempo medio di accesso alla memoria – *AMAT*

Definizione di *Average Memory Access Time*:

$$AMAT = HIT\ time + MISS\ rate \times MISS\ penalty$$

Esempio – parametri di processore e memoria cache noti:

CK = 1 ns

$HIT\ time$ = tempo di accesso a una parola in cache = 1 ciclo

m = 5 % = 0,05

M = 20 cicli

Ne consegue: $AMAT = 1\ ciclo + 0,05 \times 20\ cicli = 2\ cicli$ (ossia 2 ns)

Micro-nota: certi autori definiscono $AMAT = HIT\ rate \times HIT\ time + MISS\ rate \times MISS\ penalty$; questa formula deriva dalla proprietà additiva delle probabilità di eventi mutuamente esclusivi ; essa è più generale della formula precedente, e la implica se si definisce la *MISS penalty* in modo da comprendere lo *HIT time* dell'evento di *HIT* dovuto alla ripetizione dell'accesso alla parola immediatamente dopo avere caricato il blocco in cache, cioè se $MISS\ penalty = dimensione\ del\ blocco \times tempo\ di\ accesso\ a\ una\ parola\ in\ mem.\ centrale + HIT\ time$; dato che di solito lo *HIT time* è molto piccolo, comprenderlo o no nella *MISS penalty* cambia pochissimo il valore di questa, dunque le due formule di *AMAT* danno risultati quasi uguali; pertanto qui si considera solo la formula data in alto nella slide, più breve da calcolare.